Guia de trabajos prácticos N° 7

Caché y memoria virtual

Cache

1. Diseñar una memoria caché asociativa de 4125 Kib con 1024 líneas y un tamaño de bloque de 4 Kib.
2. Utilizar las dimensiones de la memoria anterior y modelar una memoria de acceso directo. Especificar el tamaño de etiqueta, renglón y bloque.
3. Calcular el tamaño y diseño de una memoria de acceso directo para cada caso:

Etiqueta (bits)	Renglón (bits)	Tamaño de la dirección de memoria (bits)	Tamaño de la celda (Bytes)
12	10	24	2
10	9	22	4
13	11	28	2
16	8	32	1

Memoria virtual

NOTA: aclarar en cada resultado la unidad de medida y sistema de numeración que utiliza.

4. En una arquitectura con un tamaño de celda de 32 bits, direcciónes lógicas de 24 bits, 4 MiB de memoria principal (RAM) y considerando un tamaño de página de 1024 celdas para una estrategia de administración de memoria de paginación por demanda.
    a) Defina el espacio de direccionamiento lógico y el espacio de direccionamiento físico e indique el tamaño de las direcciones físicas.
    b) Indique el tamaño de cada frame (marco de página) y la cantidad de frames que puede haber en la memoria.
    c) Dada la dirección lógica 0x0038F8 y suponiendo que la página se aloja en el frame 0x05, indique el número de página y offset y la dirección física.
    d) Indique el tamaño máximo teórico (en MiB) que puede tener un proceso y en cuantas páginas se divide.

5. Para implementar una estrategia de paginación por demanda, donde se dispone de una arquitectura de microprocesador con direcciones lógicas de 30 bits y un tamaño de celda de 32 bits.
    a. Si se destinan 12 bits para el offset de cada página, ¿en cuántas páginas se debe dividir el proceso y qué tamaño tendría cada página?
    b. Si se desea que la memoria principal soporte 1024 frames. ¿Qué tamaño (en MiB) debe tener la memoria física? ¿Cuál sería el espacio de direccionamiento físico?
    c. Dada la dirección física 0x6A68D y sabiendo que corresponde a la página 0x3 de un proceso, ¿cuál es la dirección lógica?